Zeiger Wettrennen

[Rolf B]

Hallo TS,

Und selbst wenn Du die PIQ moderner von Neumann-Syteme berücksichtigst, in der ja eine Transformation nach Hewlett-Packard-Architektur durchgeführt wird, stehen die prefetched Commands und die Daten wieder brav hintereinander in ihren L1-Caches. Da wird - gottbewahre - nichts umsortiert.

Allerdings, ordentlich Buzzwords 😉

Aber meinst Du HP Architektur, im Sinne von PA-RISC? Das machen viele Prozessoren, wenn sie die regulären Instruktionen in Mikro-Ops (uops) übersetzen. Oder meinst Du vielleicht Harvard-Architektur, im Sinne von Trennung von Befehls- und Datenspeicher, weil der L1-Cache ist für Befehle und Daten getrennt ist? Für die Mikro-Ops haben neuerer Prozessoren nochmal einen eigenen Cache (Intel Core: Ab Sandy Bridge, 2011).

Eine Umsortierung der Commands ist übrigens auch nicht ausgeschlossen, solange der Prozessor genug Schattenregister übrig hat. Nennt sich out-of-order execution...

Rolf